硬件描述语言Verilog (第四版)

Thomas和Moorby合写的《硬件描述语言Verilog》已经成为Verilog标准的参考书。
这次修订的入门辅导部分通过示例讲述了该语言。这些示例表现了几种重要的描述风格，包括：结构模型、用于逻辑综合的组合电路和时序电路的行为模型、FSM数据通道模型以及周期精确的描述。行为综合是新添加的一章，讲述了怎样使用这些方式来实现周期精确的描述。
对那些有兴趣描述、模拟和综合数字系统的工程师和学生来说，《硬件描述语言Verilog》（第四版）是一本很有价值的参考书。
本书是为大学课程编写的。描述风格的介绍顺序符合典型的入门课程的要求（结构的、可综合的、FSM数据通道的、周期精确的）。本书有一个像学习手册一样的附录。为了有助于体系结构课程的教学，书中还给出了一个简单流水线处理器的模型。

第1章 Verilog语言入门辅导
1．1 开始
1．1．1 结构描述
1．1．2 模拟binaryToESeg驱动源
1．1．3 为模块建立端口
1．1．4 为模块建立测试台
1．2 组合电路的行为建模
1．2．1 过程模型
1．2．2 综合组合电路的规则
1．3 时钟时序电路的行为建模
1．3．1 建立有限状态机模型
1．3．2 综合时序系统的规则
1．3．3 非阻塞赋值(“＜＝”)
1．4 模块的层次
1．4．1 计数器
1．4．2 系统时钟
1．4．3 将整个电路结合在一起
1．4．4 将行为模块和结构模块连接在一起
1．5 有限状态机和数据通道

数字集成电路在过去近30年的时间里得到迅速发展，EDA技术在设计过程中起着至关重要的作用。硬件描述语言(HDL)采用形式化的方法，可以直观准确地描述数字电路，应用于模拟验证、设计综合等设计过程中。在众多的硬件描述语言中，Verilog逐渐发展成为标准的硬件描述语言，是当前HDL设计方法学的基础。 硬件描述语言Verilog是本书的作者之一——Philip R．Moorby于1983年在英格兰阿克顿市的Gateway Design Automation硬件描述语言公司设计出来的，用于从开关级到算法级的多个抽象设计层次的数字设计的建模。该语言提供了一整套功能强大的基元集，包括逻辑门和用户定义的基元；并提供了丰富的结构，这..

Verilog语言是一种在广泛的抽象层次设定说明数字系统的硬件描述语言。这种语言支持早期的行为级抽象设计概念，以及后期结构级抽象设计的实现。它包括层次式结构，从而允许设计人员控制描述的复杂度。 Verilog最初于1983年至1984年之间的冬季被设计为一种专用的验证／模拟工具。 后来，基于这种语言又开发了其他几种专用分析工具，包括故障模拟器和时序分析器。最近Verilog也为逻辑综合工具和行为综合工具提供了输入规范。Verilog语言有助于提供这些工具的一致性。现在，这种语言已标准化为IEEE#1364—1995标准，并且广泛用于多种工具。本书介绍Verilog语言，为该语言的初学者和高级用户提供..