VHDL电路设计实用教程

    本书分四部分对VHDL进行了全面、详细、系统的介绍。第一部分主要介绍VHDL语言的编程环境及开发软件MAX＋plusII的有关知识。第二部分主要介绍VHDL语言的基本知识和使用该语言设计简单逻辑电路的基本方法。第三部分主要通过实例介绍用VHDL语言设计大型复杂数字逻辑电路的方法。第四部分介绍VHDL语言中的编码规则。本书可使读者由浅入深地学习VHDL语言，并最终成为熟练使用该语言设计数字电路的专业人员。
本书结构清晰，易读易懂，非常适合大、中专院校相关专业作为教材和参考书，同时也可作为数字电路设计人员的自学参考书。

    

    

第1章 VHDL开发工具MAX＋plusII
1.1 MAX＋plusII的安装
1.2 MAX＋plusII设计的输入
1.3 项目的编译
1.4 定时分析
1.5 时间仿真
1.6 器件的编程
第2章 VHDL语言程序的基本结构
2.1 实体
2.2 结构体的子结构描述
2.3 子程序（SUBPROGRAM）语句结构
2.4 子程序的重载
第3章 程序包及库和配置
3.1 程序包
3.2 库
3.3 配置
第4章 VHDL语言的对象和数据类型及运算操作符
4.1 VHDL的对象
4.2 VHDL的数据类型
4.3 IEEE预定义的标准
4.4 数据类型的转换
4.5 VHDL语言的运算操作符
第5章 VHDL结构体的描述方式
5.1 结构体的行为描述方式
5.2 结构体的数据流描述方式
5.3 结构体的结构描述方式
5.4 结构体的混合描述方式
第6章 VHDL语言中的顺序语句
6.1 WAIT语句
6.2 变量赋值语句
6.3 信号代入语句
6.4 IF语句
6.5 CASE语句
6.6 LOOP语句
6.7 NEXT语句
6.8 EXIT语句
6.9 RETURN语句
6.10 NULL语句
6.11 过程调用语句
6.12 断言（ASSERT）语句
6.13 REPORT语句
第7章 VHDL语言中的并行语句
7.1 进程语句
7.2 并行信号代入语句
7.3 并行过程调用语句
7.4 块语句
7.5 并行断言语句
7.6 元件例化语句
7.7 生成语句
第8章 组合逻辑电路设计
8.1 门电路
8.2 编码器和译码器
8.3 多路选择器
8.4 比较器
8.5 加法器
8.6 求补器
8.7 三态门
第9章 时序逻辑电路设计
9.1 时钟信号和复位信号
9.2 触发器
9.3 寄存器
9.4 移位寄存器
9.5 计数器
第10章 有限状态机的设计
10.1 一个有限状态机的描述实例
10.2 有限状态机的复位
第11章 VHDL语言的设计实例一：频率计的设计
11.1 频率计实现的功能
11.2 频率计各部分的分析
11.3 频率计各部分的设计和实现
11.4 频率计的综合设计
第12章 VHDL语言的设计实例二：计算器的设计
12.1 计算器实现的功能
12.2 计算器各个组成部分的分析
12.3 计算器各部分的设计和实现
12.4 计算器的综合设计
第13章 VHDL语言的编码格式
13.1 文件头的编码格式
13.2 修改说明的格式
13.3 源代码的注释
13.4 VHDL语言中的实体的命名
13.5 VHDL语言中的结构全的命名
13.6 程序包的书写格式
13.7 函数和过程的编码格式
13.8 信号的编码格式
13.9 变量的编码格式
13.10 进程的编码规则
13.11 时钟信号的编码规则
13.12 测试工作台的编码规则
13.13 其他的编码规则
附录A VHDL语言的保留字
参考文献

20世纪80年代以来，随着电子技术的不断发展，对数字电路设计的要求越来越高。同时，电路设计的复杂程度也在不断地提高，其主要的影响就是直接推动了EDA(Electronic Design Automatic，电子设计自动化)的发展。随着EDA的发展，硬件电子电路的设计几乎全部可以依靠计算机来完成，这样就大大缩短了硬件电子电路设计的周期，从而使电子厂家可以迅速开发出品种多、批量小的产品，以便满足市场的需求。 EDA要求必须使用硬件描述语言来描述电子电路。目前，硬件描述语言包括VHDL、 VerilogHDL、ABELHDL、AHDL和硬件C语言。目前最流行且应用最广的是VHDL，其他语言都存在这样或那样的缺陷，因此，是否掌握VHDL..