精通Verilog HDL：IC设计核心技术实例详解

    本书从实际应用的角度详细地向读者介绍了Verilog HDL语言的使用，并利用实例深入剖析了Verilog HDL语法在实际应用中的要点，结构清晰，内容丰富。
全书共分为9章。前7章分别介绍了设计方法概论，Verilog HDL的语法，行为建模，同步设计，异步设计，功能性单元，I2C Slave设计。第8章为微处理器设计，第9章为JPEG Encoder设计。这两章通过两个完整的设计实例，为读者详述了设计概念，深入分析了电路设计的前因后果。
为了方便读者学习，本书所附的实例程序都利用ModelSim仿真现过，读者只要拷贝到自己的目录就能执行。实例中除了行为级的模型外，RTL级的程序在不同的综合工具下综合结果稍有不同，并不需要改动设计。本书相关实例和习题源码请到http//:www.fecit.com.cn“下载专区”下载。
本书可作为电子、通信、计算机及IC设计相关专业高年级本科生和研究生教学用书，同时适合于对Verilog HDL与集成电路设计感兴趣的专业人士，也可供从事电路设计和系统开发的工程设计人员阅读参考。

　　本书是一本难得的掌握芯片前端设计的著作。作者并不是简单地对Verilog HDL语法进行了介绍，而是独具匠心地将Verilog HDL语言的使用和具体芯片设计实例结合起来，且工程性、实用性很强，为广大读者全面而系统地介绍了如何使用Verilog HDL来进行具有实际意义的芯片设计。在本书的开始，作者还全面地介绍了芯片设计的流程，并对其中的各个部分进行了分别介绍。通过介绍，广大读者应该能从更全面的角度来理解前端设计。

    简弘伦，资深芯片设计工程师，中国台湾大学工程科学研究所，毕业于成功大学工程科学系，曾任职于美商泰鼎科技、威盛电子对于数字计算、影像及视频压缩等有深厚的兴趣。

第1章 设计方法概论（Design Methodology Introduction）
1.1 verilog HDL硬件设计语言
1.2 设计流程（Design Flow）
1.3 程序设计风格（Coding Style）
1.4 综合（Synthesis）
1.5 布局与布线（Auto Placement & Route,AP&R）
1.6 标准延迟（Standard Delay Format,SDF）文件
1.7 现场可编程门阵列（Field Programming Gate Array,FPGA）
1.8 结构化ASIC （Structural ASIC）
1.9 测试
1.10 功率消耗（Power Consumption）
1.11 本章习题
第2章 硬件设计语言（Hardware Description Language）
2.1 设计层（Design Hierarchy）
2.2 模块（Module）
2.3 端口声明（Port Declarations）
2.4 参数声明（Port Declarltions）
2.5 include directives
2.6 变量声明（Varible Declarations）
2.7 管脚对应规则（Port Mapping Rule）
2.8 输出输入管脚规则（Port Connecting Rule）
2.9 测试平台（Test Bench）
2.10 事件（Event）
2.11 仿真器（Simulator）
2.12 执行过程（Execuing Procedure）
2.13 波形（Waveform）
2.14 空白与注释（Space & Comments）
2.15 数字单位（Number of Specification）
2.16 数值逻辑（Value Logic）
2.17 数据类型（Data Type）
2.18 持续指定（Continuous Assignment）
2.19 运算符（Continuous Assignment）
2.20 三态缓冲器及双向信号（Tristate Buffer & Bidirectional Signals）
2.21 设计实例
2.22 本章习题
第3章 行为建模（Behavioral Modeling）
第4章 同步设计（Synchronous Design）
第5章 异步设计（Asynchronous Deign）
第6章 功能性单元（Functional Unit）
第7章 I2C Slave模型（I2C Slave Modeling）
第8章 微处理器设计实例（Microprocessor Design）
第9章 JPEG编码硬件加速器（JPEG Encoder Acceletator）

缘起：作者的话. 由于半导体技术的不断提升，晶圆厂所需的建厂资金也不断飙升。这导致了晶圆代工的兴起，也为国内的半导体设计公司(Fabless Design House)设计的发展提供了温床。国内由于该产业上下游完整，能直接针对下游的需求快速做出回应，加上有着训练有素的工程师，已成为全世界IC设计产业的新兴大国。加上政府有心扶植，希望能提升我国电子业的技术水准，避免仅仅是做代工的窘境，而在当前的校园里VLSI设计也成为专攻的热门学科。如何能快速提升设计效率，变成了当务之急的课题。传统采取的Sthematic设计方法已不能符合快速进入市场(Time to Market)的需求。高级的硬件设计语言HDL应运而生。高级HD..

现在市面上介绍Verilog HDL语言的书籍已经很多了，也有不少从国外翻译过来的经典书籍，很多学校已经开设了相关集成电路设计的课程。但是，在我和一些刚进行芯片设计工作的工程师交流的过程中，经常发现他们对如何使用Verilog HDL还是有疑惑的。他们对于Verilog HDL的语法比较熟悉，但当需要实现某种电路结构的时候，就不知如何来构筑代码了。产生这种疑惑有两个主要原因，一是“知其然不知其所以然”，二是来自于思维习惯。Verilog HDL是硬件描述语言，是用来描述硬件电路的，所以在其语法里面规定的数据类型、赋值方式等都是和硬件电路息息相关的，每一段代码都应该能在电路实现上找到对应，这点和高级编程..