System Verilog Assertions 应用指南——国外电子信息经典教材
|
读过这本书吗？
最近在读
读过
想读
还不熟悉
|
图书城书列：
加入到博客或社交网站：
|
|
我来评论这本书：
内容提要：
本书的写作方式可以使工程师快速掌握System Verilog断言。第0、1和2章，可以使您充分了解基础语法和一些通用的模拟技巧。阅读完这三章，读者应该能在他们的设计/验证环境中写断言。
第3、4、5和6章是不同类型的设计的“烹饪书”。读者如果在他们自己的环境里遇到类似的设计可以参考这些章节，以这些章节作为起点开始写断言。这些章节也可以作为指导。 随书附一张光盘。本书中所有例子都可以用VCS 2005.06发行版运行，也包括运行这些例子的脚本范例。VCS是Synopsys公司的注册商标。 编辑推荐：
本书的写作方式可以使工程师快速掌握System Verilog断言。第0、1和2章，可以使您充分了解基础语法和一些通用的模拟技巧。阅读完这三章，读者应该能在他们的设计/验证环境中写断言。
第3、4、5和6章是不同类型的设计的“烹饪书”。读者如果在他们自己的环境里遇到类似的设计可以参考这些章节，以这些章节作为起点开始写断言。这些章节也可以作为指导。 随书附一张光盘。本书中所有例子都可以用VCS 2005.06发行版运行，也包括运行这些例子的脚本范例。VCS是Synopsys公司的注册商标。 目录：
第0章 基于断言的验证
第1章 SVA介绍 1.1 什么是断言 1.2 为什么使用System Verilog断言（SVA） 1.3 System Verilog的调度 1.4 SVA术语 1.5 建立SVA块 1.6 一个简单的序列 1.7 边沿定义的序列 1.8 逻辑关系的序列 1.9 序列表达式 1.10 时序关系的序列 1.11 SVA中的时钟定义 1.12 禁止属性 1.13 一个简单的执行块 1.14 蕴含操作符 1.15 SVA检验器的时序窗口 1.16 “ended”结构 1.17 使用参数的SVA检验器 1.18 使用选择运算符的SVA检验器 1.19 使用true表达式的SVA检验器 1.20“＄past”构造 1.21 重复运算符 1.22 “and”构造 1.23 “intersect”构造 1.24 “or”构造 1.25 “first_match”构造 1.26 “throughout”构造 1.27 “within”构造 1.28 内建的系统函数 …… 第2章 SVA模拟方法论 第3章 SVA在有限状态机中的应用 第4章 SVA用于数据集约型（DATA INTENSIVE）的设计 第5章 SVA储存器 第6章 SVA协议接口 第7章 对检验器的检验 |